這篇科學論文討論了在現(xiàn)實系統(tǒng)中使用石墨烯的潛力，以及證明其具有競爭力的性能、可靠性和大規(guī)模制造途徑的必要性。研究人員使用單層石墨烯電吸收調(diào)制器作為測試工具，并將它們集成到 300mm 試點 CMOS 鑄造環(huán)境中。通過分析來自每個晶圓數(shù)百個器件的數(shù)據(jù)，他們確定并優(yōu)化了特定處理步驟對性能的影響。優(yōu)化后，他們展示了 50 dB/mm 的調(diào)制深度和高達 15.1 GHz 的電光帶寬，用于 25μm 長的設(shè)備。這些結(jié)果是使用 CMOS 兼容工藝實現(xiàn)的，該工藝允許大批量、低成本制造。研究人員認為，這項工作解決了石墨烯晶圓級集成的瓶頸，并且CMOS兼容的處理使基于石墨烯的器件與同一芯片上的其他光子學和電子學構(gòu)建塊的協(xié)集成成為可能。

　　

　　

　　

　　晶圓級石墨烯制造

　　

　　研究人員對使用化學氣相沉積 (CVD) 生長的 6 英寸石墨烯層進行了處理，并使用 Graphenea 的專利轉(zhuǎn)移工藝轉(zhuǎn)移到半導體晶圓上。根據(jù)行業(yè)標準，使用鑲嵌接觸和硬掩模光刻在石墨烯層上構(gòu)建晶圓級器件。研究人員發(fā)現(xiàn)，影響最終器件調(diào)制深度（電光性能）的石墨烯質(zhì)量和電場均勻性都受到表面平整度的影響。為了提高平坦度，添加了均勻的覆蓋層，從而提高了器件產(chǎn)量。覆蓋層還減少了后續(xù)集成步驟對石墨烯層的影響。此外，構(gòu)建鑲嵌接觸所涉及的時間延遲會影響電吸收調(diào)制器 (EAM) 的接觸電阻和 3dB 帶寬。通過優(yōu)化這三個關(guān)鍵工藝步驟并實施與 CMOS 兼容的專用集成方法，研究人員實現(xiàn)了超過 95% 的器件良率，其損耗值、消光比和 3dB 帶寬可與之前僅在小得多的 CVD 石墨烯器件上展示的相媲美規(guī)模和實驗室條件。

　　

　　這項研究的發(fā)現(xiàn)可以擴展到開發(fā)一個復雜的基于石墨烯的光電器件庫，例如調(diào)制器、光電探測器和傳感器。研究人員的工作將支持基于石墨烯的光子器件的工業(yè)應用，并為下一代數(shù)據(jù)通信和電信應用鋪平道路。